Канал организаторов конференции https://www.tg-me.com/AOEPSILON

Конкретно по ПЛИС можно написать Косте Неяскину [email protected]

А еще у них прикольный каталог-бот есть @MicroEpsibot

===

Кто просил каталог

Epsilon_General_Catalog_for_IKI_RAN_2025_05_05_Постранично.pdf

FPGA Engineer

РФ, Москва, м. Планерная.
ПАО "Радиофизика"
З/П: до 300 000 руб

Должностные обязанности:
Писать программы для ПЛИС на языке Verilog.
Писать модули тестирования, осуществлять верификацию и моделирование разработанных устройств.

Область задач:
Цифровые фазированные антенные решётки, ЦОС.

Знание/опыт:
Опыт работы с Xilinx Vivado. 7series, US+, Zynq, MPSoC.
Навыки работы с периферией ПЛИС (внешняя память DDR, I2C, SPI, Ethernet, блоками SerDes, MGT).
Навыки отладки FPGA-проектов, тестирования с использованием логического анализатора.
Навыки исправления ошибок после STA.
Умение работать с современной измерительной аппаратурой (источники питания, мультиметры, осциллографы, логические анализаторы и др.).
Приветствуются знания в области радиолокации.

Контакты: Александр +7-985-333-80-39, [email protected].

Нашел статью в песочнице, выдал инвайт автору.
Штобы я мог и дальше выдавать инвайты нужны ваши лойсы под моим комментом к статье да и в целом к карме
https://habr.com/ru/articles/911674/

О у меня тут возникла очередная идея! Крепитесь 😎

Реплаем на это сообщение в группе @fpgasystems или в комментариях к этому посту оставьте свой текст.

Суть действа: в виваде можно делать кастомные кнопочки.

Ваша задача: описать свою боль нехватки чего-то в графическом интерфейсе или часто используемый порядок действий или чего не хватает в виваде в целом, а я попробую написать на это дело скрипт

Результат: забиндим скрипт на кнопку для улучшения функциональности вивады

Урааа, новый туториал от вождя!

Лойсы на Хабре приветствуются и обязательны

https://habr.com/ru/articles/910284/

опача, че то свеженькое опенсорсное да еще и на плис https://github.com/chili-chips-ba/wireguard-fpga

ООООООООООООО ДААААААААААААААААААА!!!!!!!!!!!!!!!!!!
Я все же завел пошаговую отладку тикль скриптов в гуи вивады !!!!

#вакансия #СПб #плис #fpga #Verilog

Инженер-разработчик ПЛИС

Специальный Технологический Центр (https://www.stc-spb.ru/)
Формат работы: офис (рядом со ст. м. Лесная)

З/П: 100.000-400.000 ₽

Должностные обязанности:

• Реализация алгоритмов цифровой обработки сигналов под ПЛИС Xilinx на языке SystemVerilog
• Разработка новых и перенос существующих алгоритмов из Matlab на архитектуру ПЛИС
• Работа с высокоскоростными АЦП и ЦАП, интерфейсами PCIe 3/4, JESD204B/C, DDR4
• Написание тестбенчей и документации к своим разработкам
• Участие в код-ревью
• Развитие и рефакторинг уже написанных модулей

Знание/опыт:

• Опыт разработки под ПЛИС
• Уверенное знание SystemVerilog
• Опыт верификации (написание эталонных моделей алгоритмов в Matlab, симуляция в QuestaSim/ModelSim)
• Знание основ цифровой схемотехники (применительно к разработке под ПЛИС)
• Опыт оптимизации по таймингам и ресурсам
• Знание основ цифровой обработки сигналов
• Опыт работы в Matlab
• Умение читать документацию на английском языке

Условия труда:

• Работа в аккредитованной IT-компании
• Оформление по ТК РФ, белая ЗП
• Офисный формат работы
• Гибкий график
• Испытательный срок от 1 до 3 месяцев
• 13-я заработная плата по итогам года
• Обучение за счет компании
• ДМС со стоматологией
• Корпоративные скидки от компаний-партнёров
• Компенсация фитнес-абонемента
• Отсрочка от мобилизации
• Отсутствие формы допуска
• Интересные задачи: разработка систем наземного, воздушного и космического базирования во многих областях радиотехники
• Разработка ведется с использованием современных методологий: гит, трекер задач, код-ревью всех наработок, билд-сервер, автоматический прогон тестов
• В наших существующих и разрабатываемых платформах используются актуальные семейства ПЛИС Xilinx: Zynq7000, MPSoC, RFSoC, Versal

Контакты:

@xeniia_o

_______________
Подписаться на вакансии: @rabotaembedded
Прислать вакансию: @EmbeddedWorkBot
Наш чат: @proembedded

В последнее время редко захожу на сайт ксая, но если захожу то обязательно найду че нить интересное. Вот тут найн манс эгоу вышла брошюрка по сравнению LUT-6 и LUT-4 based FPGA. В целом любопытно, но результаты ожидаемы

Всем любителям блок дизайна небольшой гайд как встроить лого в ваши кастомные блоки )

https://www.linkedin.com/pulse/personalizing-amd-ip-cores-custom-logos-igor-kagan-cdawf/?trackingId=SCxS%2BDmnjxUxyTgBwEQyrA%3D%3D

===
Выкладываю тут https://www.tg-me.com/AOEPSILON
===

Эти два доклада по нашему профилю

ПЛИС, АЦП, ЦАП, Flash память и другие цифровые компоненты ведущих китайских изготовителей.

TCL-сценарии или почему FPGA/ASIC разработчики 27 лет страдают от отсутствия инструментов для отладки скриптов.